การจำลองวงจรดิจิตอลโดยใช้ชิพ CPLD

ปีการศึกษา 2544

โดย
นายเลอศักดิ์ จำปาคำ

อาจารย์ที่ปรึกษา
อาจารย์สมภพ รอดอัมพร

บทคัดย่อ

โครงงานวิศวกรรมศาสตร์ฉบับนี้กล่าวถึง การจำลองวงจรดิจิตอลโดยใช้ ชิพ ซีพีแอลดี ตระกูล XC9500 รุ่น XC9572 PC44 ของบริษัท Xilinx โดยที่จะใช้โปรแกรม Xilinx Foundation Series 2.1i ในการออกแบบวงจร การตรวจสอบความถูกต้องของวงจร และการดาวน์โหลดข้อมูลลงบน ชิพ ซีพีแอลดี แล้วทดสอบการทำงานของชิพ ซีพีแอลดีบน ซีพีแอลดี เทรนนิ่งบอร์ด รุ่น HE-C-9500 ในโครงงานวิศวกรรมศาสตร์ฉบับนี้ได้ทำการออกแบบวงจรดิจิตอลจำนวน 15 วงจรดังนี้

1. Digital logic combination circuit
2. 4 bit comparator
3. Sample half adder/full adder
4. 4 bit adder/subtractor
5. 10-to-4 line priority encoder
6. Quad 2-to-1 multiplexer with enable
7. 3-to-8-line decoder/demultiplexer with enable
8. 9 bit odd/even parity genereate/checker
9. NAND latch / NOR latch
10. R-S flip flop/ D flip flop/ J-K flip flop
11. Syncronous 4 bit up/down decade counter
12. 4 bit biderectional universal shift register
13. BCD to 7-segment decoder
14. JOHNSON counter
15. RING counter

ซึ่งโครงงานวิศวกรรมศาสตร์นี้จะเป็นพื้นฐานในการใช้ชิพ ซีพีแอลดี เพื่อประยุกต์การใช้งานทางด้านวงจรดิจิตอลชั้นสูงต่อไป

oklib